”master/slave spi接口的verilog实现 onlyvgy verilog__spi_master verilog_spi“ 的搜索结果

SPI接口的verilog实现.rar_Master/Slave_SPI接口的verilog实现_onlyvgy_verilog

标签：   master/slave spi接口的verilog实现 onlyvgy verilog__spi_master verilog_spi

     SPI接口的verilog实现 slave master

SPI_Master.rar_spi Verilog HDL_spi hdl_spi verilog_spi_master_sp

标签：   spi_verilog_hdl spi_hdl spi_verilog spi_master spi_master_verilog

     verilog HDL 语言描述的8位并行转SPI程序

SPI_master.zip_SPI Master_spi_spi master verilog _spi_master_ver

标签：   spi_master spi spi_master_verilog_ spi_master verilog_spi

     spi-master模块的verilog

spi_verilog_master_slave_latest.tar.gz_Master/Slave_spi verilog

标签：   master/slave spi__verilog_slave spi_verilog spi_slave verilog_spi_slave

     该项目从需要具有强大而简单的以VHDL编写的SPI接口核心开始，用于通用的FPGA到设备接口。 所产生的内核产生小而高效的电路，从非常慢的SPI时钟到超过50MHz的SPI时钟。

SPI_MASTER.zip_SPI Master_spi master verilog _spi verilog_verilo

标签：   spi_master spi_master_verilog_ spi_verilog verilog__spi_master verilog_spi_master

     SPI主端verilog程序,参数可配置。

SPI_TEST.rar_SPI Master_spi_spi verilog_spi读写时序_verilog spi

标签：   spi_master spi spi_verilog spi读写时序 verilog_spi

     verilog SPI 读写时序，测试验证OK.

spi.tar.gz_SPI VHDL_SPI master vhdl_arm verilog_spi verilog_spi

标签：   spi_vhdl spi_master_vhdl arm_verilog spi__verilog spi_verilog_code

     This is a verilog code used oversampled clock to implement SPI slave. Also include C code for a ARM processor as the SPI master

SPI-Master.zip_SPI master FPGA_fpga spi _spi_spi verilog_verilog

标签：   spi_master_fpga fpga_spi_ spi spi_verilog verilog_spi

     有关Verilog的SPI通信的代码,可以应用于FPGA的通信

spi_master.zip_SPI Master_spi_spi verilog_verilog spi

标签：   spi_master spi spi_verilog verilog_spi

     用Verilog写的SPI代码，可读可写，刚仿真完，还没上板，尴尬，主要是官方限制不上传就不能下载～～～～～～～～～～～～～～ 下面的英文是百度翻译过来的，鬼畜的我都不知道啥意思

SPI_Master.rar_SPI Master_spi_spi_master_verilogHDL SPI

标签：   spi_master spi spi_master veriloghdl___spi

     用 verilogHDL实现SPI总线的程序

SPI.rar_VHDL/FPGA/Verilog_VHDL_

标签：   VHDL/FPGA/Verilog VHDL

     实现SPI功能的源码。里面有两个模块，SPI_master和SPI_slave.

spi_interface.rar_VHDL/FPGA/Verilog_VHDL_

标签：   VHDL/FPGA/Verilog VHDL

     coorunnerii spi interface master 中的spi与从设备的接口程序

spi.rar_SPI VHDL_SPI master vhdl_spi master verilog _spi verilog

标签：   spi_vhdl spi_master_vhdl spi_master_verilog_ spi_verilog vhdl_spi

     SPI master的verilog代码

SPI_Master.zip_SPI Master_SPI控制器_spi_vb控制spi片选_verilog

标签：   spi_master spi控制器 spi vb控制spi片选 verilog

     SPI控制器MASTER,可支持多路片选

spi master slave.rar_FPGA Verilog SPI_spi_spi master verilog _sp

标签：   fpga_verilog_spi spi spi_master_verilog_ spi_slave_verilog verilog__spi_master

     SPI master slave (fpga/verilog)

spi.rar_SPI Master_The Test_spi master verilog _spi verilog

标签：   spi_master the_test spi_master_verilog_ spi_verilog

     It is a Verilog code for SPI master. It includes source code and a testbench to test the functionality.

spi_verilog_master_slave_latest.tar.gz_spi verilog slave_spi ma

标签：   spi__verilog_slave spi_master_slave spi_slave_verilog verilog verilog_spi

     SPI_Master_verilog_code

spi_mem_programmer-master.zip_SPI VHDL_Verilog spi flash_flash

标签：   spi_vhdl verilog__spi_flash flash_master spi_flash verilog__spi_master

     spi_mem_programmer A simple verilog module for programming (Q)SPI flash memories

spi_master.zip_O6X_SPI Master_fpga spi master_spi_spi master ver

标签：   o6x spi_master fpga_spi_master spi spi_master_verilog_

     用verilog编写的SPI代码，这个代码是FPGA作为主机可以发送和读取数据，上板验证过，我测试的时候SPI的CLK速率是5M，读写都没问题，稳，至于更高的速率没测试过。 下面鬼畜的百度翻译大家就不要看了，我不知道他想...

SimpleSpi.rar_SPI code_Verilog source code_fpga spi _verilog spi

标签：   spi_code verilog_source_code fpga_spi_ verilog_spi verilog_testing

     master spi的源代码（verilog），包括文档，测试程序

spi_verilog_master_slave_latest.tar.gz

标签：   FPGA SPI

     该项目在Verilog HDL中提供SPI Mode-3主从模块。数据宽度为8位。它是为Xilinx Spartan 6合成的，时钟频率最高可达225MHz。最大SPI时钟（sck）频率为112MHz，由主时钟得出。来自主时钟的SCK缩放比例可以是2、4、8和16...

spi-master-verilog_and_VHDL

标签：   SPI MASTER VERILOG VHDL FPGA

     GITHUB上一个非常好用的SPI开源代码，代码风格极好，注释清晰，结构简单，使用方便，初学者可以作为学习参考，有Verilog和VHDL两个版本。 -----------------------------------------------------------------------...

uart2spi-master_verilog_uart2spi_

标签：   verilog uart2spi

     this code works with spi and uart interfaces.

spi_verilog_master_slave.zip

标签：   verilog SPI master slave

     SPI接口是嵌入式领域应用比较广泛的接口协议，总线协议接线简单，可扩展性强。压缩包中包含了spi硬件电路的代码实现（verilog），并且有testbench仿真平台测试代码。

spi 通信的master部分使用的verilog语言实现.zip

标签：   spi通信的master spi_master verilog语言 FPGASPI逻辑

     module spi_master(rstb,clk,mlb,start,tdat,cdiv,din, ss,sck,dout,done,rdata); input rstb,clk,mlb,start; input [7:0] tdat; //transmit data input [1:0] cdiv; //clock divider input din; output reg ss...

spi_master_spi_spimaster_verilog

标签：   spi spimaster verilog

     spi 的master部分，使用的verilog语言实现

Spi Master(Verilog) --后附完整代码

标签：   verilog  spi  fpga

     [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-PAqxyA3E-1606381286147)()]

SPI协议的verilog实现（spi master slave联合实现）

标签：   fpga开发  单片机  网络

     SPI协议的verilog实现（spi master slave联合实现）

SPI协议_Verilog实现

标签：   verilog  fpga

     SPI协议_Verilog实现 概述： 通过Verilog代码+仿真的形式来理解SPI的时序，此处只写了主机发送，从机接收的代码，后待续。。。 SPI协议简介 ●SPI接口介绍 　SCK：时钟信号，由主设备产生，所以主设备SCK信号为输出...

SPI_Master.v

标签：   FPGA Verilog SPI master 模块

     FPGA Verilog SPI master 模块

推荐文章